메모리 및 스토리지 구조 연구실

교수: 민상렬
랩실: 
301동 552호 / 517호
전화: 
(02) 880-7296

메모리 및 스토리지 구조 연구실은 2000년에 플래시메모리 저장장치를 위한 시스템소프트웨어를 국내 최초로 개발한 이래, 320억불 규모의 세계 시장에서 국내 기업인 삼성전자와 SK 하이닉스가 각각 38%, 12% 시장 점유율을 가지고 있는 플래시메모리의 부가 가치와 잠재력을 극대화하기 위한 선도적인 시스템소프트웨어 연구를 진행하고 있다. (자세한 내용은 오른쪽 웹사이트 참고)

플래시메모리 시스템

플래시메모리는 빠른 접근 속도와 적은 전력 소모, 작은 크기, 충격과 진동에 강한 장점들로 인해 스마트폰, 노트북, 데스크탑 PC 환경을 넘어서 서버 환경에서도 점점 더 많이 사용되고 있다. 플래시메모리의 집적도는 매년 두 배씩 증가해 왔는데, 무어의 법칙을 능가하는 이러한 추세는 반도체 제조 공정의 발달과 더불어 여러 비트를 한 셀에 저장하는 MLC (Multi-Level Cell) 기술 때문에 가능했다. 이러한 소자기술의 획기적인 발전에 따라 플래시메모리는 하드디스크와 대등한 저장매체로 성장하였고, 본 연구실은 운영체제, 컴퓨터구조, 알고리즘, 컴퓨터 과학 이론에 대한 전문성을 바탕으로 플래시메모리 기반 고성능/고신뢰성 저장 장치 시스템의 핵심 설계/구현 기술을 개발하고 있다 (Google Scholar에 따르면 2013년 현재 본 연구실에서 작성한 관련 논문을 타 논문에서 500회 이상 인용)

실시간 임베디드 시스템

실시간 시스템에서 핵심적인 역할을 하는 스케줄가능성분석 (schedulability analysis)에서는 안전(safe)하고 정확한 (accurate)한 프로그램 실행시간 예측을 요구한다. 본 연구실은 캐쉬 메모리(cache memory), 파이프라인(pipelined execution), 선인출 기법(prefetching)등을 채용한 최신 컴퓨터시스템에서 안정성을 보장하면서 정확한 프로그램 실행시간 예측을 가능하게 하는 확장된 타이밍 스키마(extended timing schema)를 제안하였다 (Google Scholar에 따르면 2013년 현재 본 연구실에서 작성한 관련 논문을 타 논문에서 500회 이상 인용). 또한, 기존의 프로그램 응답 시간 계산식을 확장하여 캐쉬 메모리가 태스크의 스케줄 가능성에 어떠한 영향을 주는지에 대한 연구를 포함하여 실시간 임베디드 컴퓨팅과 최신 컴퓨터 아키텍쳐 사이의 상호작용과 관련된 다양한 흥미로운 연구를 수행하고 있다 (Google Scholar에 따르면 2013년 현재 본 연구실에서 작성한 관련 논문을 타 논문에서 250회 이상 인용)

메모리 계층구조 관리

본 연구실은 CPU 내부의 캐쉬메모리, 운영체제 내부의 버퍼/페이지 캐쉬, 저장장치 내부의 디스크 캐쉬를 포함하는 메모리 계층구조 내에서 다양한 최적화 연구를 수행하고 있다. 대표적인 연구 업적으로는 LRU와 LFU를 포괄하는 LRFU(Least Recently/Frequently Used)라는 새로운 버퍼 교체 알고리즘 (Google Scholar에 따르면 2013년 현재 본 연구실에서 작성한 관련 논문을 타 논문에서 200회 이상 인용)과 자동적으로 어플리케이션의 블록 참조 패턴을 감지하여 그 결과를 적절히 교체 알고리즘에 반영하는 DEAR라는 감지 기반의 교체 알고리즘 (Google Scholar에 따르면 2013년 현재 본 연구실에서 작성한 관련 논문을 타 논문에서 150회 이상 인용)등이 있다.

이미지