통합설계 및 병렬 처리 연구실

교수: 하순회
랩실: 
301동 455-1호
전화: 
(02) 880-7292

이종 디지털시스템의 하드웨어/소프트웨어 통합설계 방법론을 연구하여 통합설계 환경인 PeaCE를 개발하고 릴리즈 하였다. 현재는 병렬 임베디드 시스템환경에서 프로그래밍을 효율적으로 할 수 있는 HOPES 프레임워크를 개발하고 있다. HOPES 프레임워크는 MPSoC 부터 분산 임베디드 환경까지 대상 아키텍쳐로 고려한다. 그 밖에 가상 프로토타이핑 연구, 성능 분석 및 최적화, GPGPU 프로그래밍, 사이버 피지컬 시스템 등에 관심을 가지고 있다.

하드웨어-소프트웨어 통합설계 방법론 - PeaCE

PeaCE(Ptolemy extension as Codesign Environment)는 디지털 시스템의 빠른 설계를 목적으로 하는 개발 환경이다. 시스템-온-칩(SOC) 에서부터 이형성의 분산 시스템까지 다양한 환경을 고려하고 있다. PeaCE는 시스템 디자인의 전반적인 단계를 모두 고려하고 있다. 명세, 통합시뮬레이션, 디자인공간탐색, SW, HW 합성이 포함된다. 다른 이종의 툴과 쉽게 통합이 가능하여, 현재 SeamlessCVE과의 통합시뮬레이션을 검증하였다.

병렬 임베디드 시스템 설계 - HOPES

병렬 프로그래밍 프레임워크인 HOPES는 본 연구실에서 새롭게 제안하는 Common Intermediate Code(CIC) 모델을 이용한 환경이다. CIC에서는 기능적 병렬성과 데이터 병렬성이 태스크 그래프로 명세 된 응용에서 표현이 가능하다. 특징적인 점은 응용이 수행 될 대상 아키텍쳐와 독립적인 명세 방법을 제안하는 점이다. 이것은 CIC 번역기를 이용하여 독립적인 코드를 번역하는 과정을 통하여 병렬 코드를 자동 생성하기 때문에 가능하다. 앞으로 높은 복잡도의 병렬 환경에서 쉽게 소프트웨어 설계를 하기 위한 프레임워크이다

임베디드 시스템의 성능 측정 및 검증 - HSIM

설계된 시스템을 검증하고 시뮬레이션하는 과정은 매우 중요하다고 할 수 있는데, HSIM은 그러한 시뮬레이션/검증 과정을 수행할 때, 사용가능한 계산 자원 측면에서 확장 가능하고 재목적사용이 용이한 시뮬레이션 기술을 적용한 시뮬레이터이다. 병렬 시뮬레이터를 구성하는 각각의 시뮬레이션 컴포넌트에 Wrapper를 수행하여 Wrapper 간 그리고 시뮬레이터 커널 간 동기화하는 방법이 사용된다. 현재 시뮬레이션 컴포넌트는 ARMulator로 구성이 되어 있고 Wrapper를 통해 쉽게 다른 시뮬레이터와 접목이 가능하다.

임베디드 시스템 구조 최적화 - PasTA, SDFBufOpt

시스템 레벨 분석 및 최적화 연구에서 CIC로 명세 된 응용의 성능을 분석하고 주어진 제약 조건에서 최적화 하는 연구를 하고 있다. PasTA는 CIC에서 SDF모델로 명세된 응용의 복수 프로세서에 최적화 매핑을 구하는 툴이다. 이 연구에서 고려하고 있는 대상 아키텍쳐는 이종의 복수 프로세서 시스템과 스루풋 제약조건이 있는 환경을 고려하고 있다.

이미지